配置与功能说明：

基本功能配置完全参考SOPC+系统及其实验项目。

现代DSP实验室建设推荐。目前，DSP的解决方案有两种：

1、传统的基于CPU（如TMS320）的方案；

2、基于FPGA的方案。前者的问题有：

1）工作速度慢，如TMS320C54X的处理速度仅0.1GMACs，与其相关的“DSP实验开发系统”属于语音频率处理范围，能完成的实验项目非常少，大多数通信领域中的实验无法完成（如DDS、FSK等）。而FPGA系统的DSP处理速度可达70GMACs，相关的A/D、D/A的工作速度达数十至数百MHz，达射频范围。

2）在数字通信领域，如软件无线电领域中将无能为力；

3）由于基于DSP处理器，对于协议更新、通信格式改变、硬件工作模式切换等要求，硬件系统无法进行实时或非实时的重构，而FPGA具有重配置功能，因而十分容易实现；

4）尽管有JTAG调试手段，但本质上仍然沿用了传统的调试方法，对于许多不同的DSP器件，将对应不同硬件结构、汇编语言和开发工具，因此开发设计技术难以标准化和规范化，开发效率极低；

5）难以纳入先进的SOC开发技术；

6）开发者只能被动地跟随使用市场上已有的DSP器件，无法根据系统技术指标、结构特点等必要因素设计自己的DSP硬件系统。

7）仅限于数字信号算法方面有限的实验，如FIR、IIR等，无法进行数字通信领域的实验和设计，所以无法将DSP与通信技术相衔接和融合，而DSP与数字通信是不可分割的两个重要方面！

然而基于SOPC技术的现代DSP技术突破了传统DSP设计技术的瓶颈，在高速DSP设计和应用领域拓展了全新的空间。现代DSP解决方案完全基于EDA特有的自顶向下的设计流程和并行算法结构。设计方法可以从与硬件无关的系统级开始，首先利用MATLAB完成顶层系统设计及系统仿真，然后通过SignalCompiler将Simulink模型文件自动转换成VHDL，再进行RTL级仿真，并通过QuartusII进行综合、适配与时序仿真；最后形成对指定FPGA进行编程的POF和SOF文件，实现硬件DSP系统的仿真测试，其间可以将设定好的嵌入式逻辑分析仪和DSP硬件系统文件一同适配并下载到FPGA芯片中去，然后可在MATAB窗口观测到通过JTAG口来自SignalTapII测得的芯片中硬件模块的实时工作波形，从而实现硬件仿真和调试的目的。最后，如有必要，可以将DSP硬件模块，通过SOPC接口编辑成Nios嵌入式系统处理器的用户指令。

配套教材：《现代DSP技术》 西安电子科技大学出版社。