SOPC/EDA实验室、研究生EDA实验室、电子设计创新实验室、现代嵌入式系统实验室等建设重点推荐

SOPC和SOC是现代电子技术和电子系统设计的汇聚点和发展方向，它将普通EDA技术、计算机原理与结构、嵌入式系统、单片机系统、工业自动化控制系统、DSP技术及软件无线电等溶为一体。

由于包含了ALTERA/XILINX等公司最新进推出的开发软件工具和先进的大规模FPGA器件，及超高速A/D、D/A，SOPC1系统有如下特色：

1）含EDA4系统的所有配置和功能(具体请到“EDA开发系统”一栏去浏览；

2）作为EDA系统，能完成自最基础层次至最高层次几乎所有EDA实验，包括大量自主创新类型的EDA综合实验。

3）若与电子设计竞赛应用板结合，SOPC1系统能成为功能全面的大学生电子设计竞赛培训开发工具，对付大部分可能出现的竞赛题。

4）可通过下载文件，由核心实验模块加辅助模块（如键盘、液晶显示屏等）构成，功能指标及能完成的对应项目可参考彩页第二节的“康芯DDS函数信号发生器”。这部分功能与GW48_PK2S相吻合。

5）由于包含大规模FPGA和相应的示例，可完成基于EDA技术/FPGA和VHDL的现代计算机组成原理所有实验。

6）由于SOPC1系统包含89C51/52通用单片机IP核，因此可作为基于8051单片机IP核的SOC实验开发系统。

7）由于除包含ALTERA的大规模FPGA外，还包含XILINX新推出的20万门SPARTUN3型FPGA及其全套编程开发工具。XILINX FPGA规模大，成本低，应用资料丰富、IP核免费是众所周知的，所以在IC设计开发领域，XILINX的FPGA作为IC硬件仿真器件十分普遍，因此有必要学习XILINX FPGA的实用开发技术。

8）能进行SOPC技术的学习和实验，能运行Nios/NiosII嵌入式处理器，并在FPGA中建立该处理器的实验或应用系统，并包含一些实用IP核。

9）SOPC1系统包含超高速A/D（50MHZ）、D/A（180MHZ），因此可借助与MATLAB、DSP Builder和QuartusII完成纯硬件DSP实验、数字通信，或借助于NiosII完成软硬件结合的DSP实验开发，为DSP实验开发者提供了可资发挥的深厚的硬件环境。

10）SOPC1系统包含常规单片机、IP核单片机、丰富的FPGA资源和NiosII开发资源，可进行MCU与FPGA联合设计、8051/8052经典单片机IP核SOC系统设计、经典Intel 8088/8086 IBM计算机系统设计、NiosII SOPC等进行实验开发，为实验者提供了资源丰富、技术先进、项目广阔的自主创新实验开发平台！

11）含USB-Blaster编程下载器，和ByteblasterMV编程下载器（兼isp单片机编程器）；

12）配置标准IP核：FIR数字滤波器和NCO数控振荡器（含标准DDS核），可利用后者设计数字锁相环、高性能DDS、频率合成器，通信领域的多种实用功能块等；两者结合则可以设计数字调制解调器等；FFT离散信号快速富里埃变换IP核。

13）配套教材是：《SOPC技术实用教程》清华大学出版社，和科学出版社的《EDA技术实用教程》第3版和《现代计算机组成原理》等。

注意，ALTERA推出的ED2、UP3等SOPC板的实验目标较窄，目标偏软，主要针对基于NiosII的图象/语音处理等实验，所以硬件资源和学习资料都有较大局限，无法完成电子设计竞赛等自主创新项目实验，没有高速DAC和DAC，如无法完成正弦载波频率大于10MHz的AM、FM、DDS、FSK、DSP模块、移相信号发生器、正交调制信号发生器等的设计实验。康芯公司提供ED2的功能扩展板，详见FPGA开发板彩页。

本SOPC/EDA实验系统可完成如下7大实验类型：

1、基于FPGA和VHDL的普通和典型EDA实验与开发；

2、基于SOPC的Nios/NiosII嵌入式系统实验与开发；

3、基于大规模FPGA的现代DSP系统实验与开发；

4、经典8088/8086 IP核IBM 微机系统开发应用；

5、经典8051/8052/89C51单片机IP核开发应用；

6、普通单片机与FPGA综合实验与开发；

7、全数字DDS函数信号发生器设计；

8、计算机组成原理与设计实验；

如：数据采集电路和简易存储示波器设计、比较器和D/A器件实现A/D转换功能的电路设计、移位相加硬件乘法器设计、采用流水线技术设计高速数字相关器、线性反馈移位寄存器设计、乐曲硬件演奏电路设计、乒乓球游戏电路设计、循环冗余校验(CRC)模块设计、FPGA步进电机细分驱动控制设计(电子设计竞赛赛题)、FPGA直流电机PWM控制实验、VGA彩条信号显示控制器设计、VGA图像显示控制器设计、直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题)、嵌入式锁相环PLL应用实验、使用嵌入式锁相环的DDS设计实验（200MHz超高速 DAC的PLL测试）、基于DDS的数字移相信号发生器设计(电子设计竞赛赛题)、采用超高速A/D的存储示波器设计(含PLL,电子设计竞赛赛题)、信号采集与频谱分析电路设计(电子设计竞赛赛题)、等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)、FPGA与单片机联合开发之isp单片机编程方法、测相仪设计(电子设计竞赛赛题)、PS/2键盘鼠标控制电子琴模块设计、PS/2鼠标与VGA控制显示游戏模块设计、FPGA_单片机_PC机双向通信测频模块设计、10路逻辑分析仪设计(电子设计竞赛赛题)、IP核：数控振荡器NCO应用设计、IP核：FIR数字滤波器应用设计、IP核：FFT应用设计、IP核：CSC  VGA至电视色制互转模块应用设计、IP核：嵌入式逻辑分析仪SignalTapII调用、USB与FPGA通信实验、ALU单元设计实验、带进位的算术运算逻辑单元ALU设计实验、移位运算器设计实验、FIFO定制与读/写实验、节拍脉冲发生器时序电路实验、CPU的程序计数器PC与地址寄存器AR实验、微控制器组成实验、复杂指令CPU设计、用逻辑锁定优化技术设计流水线乘法器实验、用逻辑锁定优化技术设计16阶数字滤波器实验、基于DSP Builder的FIR数字滤波器设计实验、基于DSP Builder的IIR数字滤波器设计实验、基于DSP Builder的DDS与数字移相信号发生器设计实验、m序列伪随机序列发生器设计实验、巴克码检出器设计实验、RS码编码器设计实验、正交幅度调制与解调模型设计实验、GSM短信模块程序设计、基于SOPC的秒表程序设计、Nios Avalon Slave外设（PWM模块）设计、Nios Avalon Slave外设（数码管动态扫描显示模块）设计、Nios/II的VGA显示终端设计、DMA应用和俄罗斯方块游戏设计、基于SOPC的液晶控制设计等等。

本系统须使用QuartusII、SOPC Builder、Matlab和DSP Builder、NCO Compiler等工具。由于Nios核含用户自定义指令功能，能用VHDL将FPGA中的硬件资源设计成各种特定算法模块或DSP加速器，并编辑配置成NiosII的指令。换言之，用户可以利用SOPC平台自行设计各种高速的特定功能的协处理器、CPU或DSP处理器，而不必拘泥与选择市场现有的单片机、嵌入式系统处理器或DSP器件，从而使计算机系统的设计、应用和电子系统设计进入了一个全新的模式：即首先自行设计和定制CPU等主要硬件模块，同时SOPC Builder将为用户自己设计的计算机（CPU）系统量身定制软件开发环境和C编译器。于是，当将此下载进FPGA中后，就实现了32位嵌入式硬件环境，此后，用户就可以利用配套定制的开发环境开发应用软件了。如在用本系统上利用32位Nios软核处理器及调用DMA、显示缓存和VGA的协处理VHDL模块完成可以俄罗斯方块VGA显示游戏机的设计实验等。

Nios/NiosII是一个32位指令集和数据通道的嵌入式系统微处理器IP核，采用Avalon总线结构通信接口,带有增强的内存、调试和软件功能（C或汇编程序程序优化开发功能）；OCI/IDE(集成开发环境)调试功能可根据FPGA JTAG端口上接受的指令，通过RS232口直接监视和控制片内处理器的工作情况。此外，基于QuartusII平台的用户可编辑的Nios核含有许多可配置的接口模块核，包括：可配置高速缓存（包括由片内ESB或外部SRAM或SDRAM，100M以上单周期访问速度）模块，可配置RS232、SDRAM控制器、DMA、定时器、PWM、VGA等等。